RISC-V ouvre la porte à l’informatique 48 bits

Il y a un intérêt croissant parmi les fournisseurs de silicium soutenant RISC-V pour introduire l’informatique 48 bits dans des puces personnalisées pour répondre à leurs besoins spécifiques.

Les instructions longues de 48 bits se concentrent davantage sur un terrain d’entente entre 32 bits et 64 bits, ce qui a largement été au centre des puces et des jeux d’instructions jusqu’à présent.

« RISC-V ne pousse aucune instruction 48 bits pour le moment. Mais certains membres font des instructions personnalisées en 48 bits… et cela est principalement motivé par des valeurs immédiates », a déclaré Mark Himelstein, directeur de la technologie chez RISC-V International.

RISC-V est une architecture de jeu d’instructions open source que les entreprises peuvent obtenir gratuitement sous licence, puis modifier selon leurs propres besoins.

La conception RISC-V est modulaire, ce qui signifie que les entreprises peuvent ajouter ou soustraire des modules en fonction de leurs besoins. Le jeu d’instructions est un tissu commun sur lequel peuvent être liés des cœurs de calcul pouvant être destinés au graphisme, à l’intelligence artificielle, à la cryptographie vectorielle, etc.

SiFive a développé son propre processeur RISC-V appelé P650 qu’il a comparé à la puce Cortex-77 d’Arm. Intel travaille également avec le Barcelona Supercomputing Center pour développer une puce haute performance RISC-V et investit des milliards pour fabriquer des puces basées sur toutes les principales architectures, y compris RISC-V.

L’architecture RISC-V est populaire dans les contrôleurs et les applications embarquées, qui sont en grande partie 16 bits et 32 ​​​​bits. Himelstein a déclaré que les instructions 48 bits pourraient prendre de l’ampleur dans l’informatique embarquée. Il y a également ajouté des conversations sur les instructions 128 bits dans la communauté RISC-V.

Les entreprises devaient compter sur l’obtention de jeux d’instructions auprès des grands fournisseurs toutes les quelques années et avaient besoin de beaucoup d’argent ou d’influence pour obtenir des puces personnalisées. RISC-V réduit cette dépendance et fournit un cadre gratuit permettant aux entreprises de créer des puces pour répondre à leurs propres besoins informatiques, a déclaré Himelstein.

« Lorsque vous voulez ajouter un grand nombre premier ou quelque chose à un registre, c’est plus difficile, car vous n’avez plus de bits et d’endroits pour les mettre. Les gens qui font du 48 bits ont un champ immédiat très large. La raison pour laquelle ils veulent faire cela est que leur seul autre choix est de charger cette valeur de la mémoire dans un registre, puis de l’ajouter. S’ils l’ont dans le flux d’instructions, ils n’ont pas à le faire. Et dans certaines charges de travail, c’est un avantage », a déclaré Himelstein.

L’accent mis sur les instructions 48 bits est de passer du 32 bits, mais pas au 64 bits, ont déclaré les experts en puces.

Le passage à des instructions longues de 48 bits aurait du sens si quelqu’un voulait plus d’espace d’encodage, et l’ajout de nouvelles instructions pourrait être utile, a déclaré David Kanter, analyste chez Real World Technologies.

Une proposition de valeur principale de RISC-V sont ces instructions personnalisées.

Je suppose que la communauté vient de manquer de place et en a besoin de plus, a déclaré Kanter.

Les instructions 48 bits ne sont pas standard et elles ont un format d’opcode qui a un grand immédiat.

« De la même manière que nous autorisons aujourd’hui le mélange d’instructions 16 bits et 32 bits, ils permettent le mélange d’instructions 16 bits, 32 bits et 48 bits. C’est dans le flux d’instruction normal », a déclaré Himelstein.

RISC-V essaie de construire une conception modulaire simple et élégante, et essaie également de réduire la fragmentation avec la contribution de la communauté. Le but n’est pas de répéter les erreurs du passé.

« MIPS a commencé comme simple et élégant et est devenu assez complexe. Vous aviez de nombreuses fonctionnalités différentes dans diverses puces que les gens ont essayées au fil des ans, qu’ils pensaient bonnes ou mauvaises, et celles-ci ont été abandonnées », a déclaré Himelstein.

RISC-V se résume à un ensemble standard de registres simples et plats, a déclaré Himelstein, ajoutant « nous pouvons en quelque sorte nous tenir sur les épaules de géants et apprendre de leurs leçons ».

Himelstein n’était pas sûr des applications que les membres RISC-V utiliseraient pour les instructions 48 bits. Kevin Krewell, analyste chez Tirias Research, n’était pas sûr non plus, mais a déclaré que cela pourrait être pour le stockage.

« Certaines charges de travail ont besoin de plus de 32 bits, mais nous ne voulons pas utiliser les calculs en virgule flottante en raison de la puissance et du silicium supplémentaires. L’autre raison pourrait être qu’un très grand espace d’adressage est nécessaire pour un stockage de données extrêmement volumineux », a déclaré Krewell.

Quelqu’un devrait vouloir exécuter la gestion de la mémoire dans un logiciel, a déclaré Krewell, ajoutant que les processeurs d’applications disposent d’un matériel dédié à l’unité de gestion de la mémoire (MMU) pour gérer les pages de mémoire. Avoir un chemin de données de 48 bits permettrait au logiciel de gérer de grandes matrices de mémoire sans MMU.

www.actusduweb.com
Suivez Actusduweb sur Google News


Ce site utilise des cookies pour améliorer votre expérience. Nous supposerons que cela vous convient, mais vous pouvez vous désinscrire si vous le souhaitez. J'accepte Lire la suite