IBM développe une nouvelle puce informatique en mémoire à signaux mixtes à 64 cœurs

Depuis des décennies, les ingénieurs électroniciens tentent de développer des dispositifs de plus en plus avancés capables d’effectuer des calculs complexes plus rapidement et en consommant moins d’énergie. Cela est devenu encore plus évident après l’avènement de l’intelligence artificielle (IA) et des algorithmes d’apprentissage profond, qui ont généralement des exigences substantielles en termes de stockage de données et de charge de calcul.

Une approche prometteuse pour exécuter ces algorithmes est connue sous le nom de calcul analogique en mémoire (AIMC). Comme son nom l’indique, cette approche consiste à développer une électronique capable d’effectuer des calculs et de stocker des données sur une seule puce. Pour obtenir de manière réaliste des améliorations en termes de vitesse et de consommation d’énergie, cette approche devrait idéalement également prendre en charge les opérations et les communications numériques sur puce.

Des chercheurs d’IBM Research Europe ont récemment développé une nouvelle puce informatique en mémoire à signaux mixtes à 64 cœurs basée sur des dispositifs de mémoire à changement de phase qui pourraient mieux prendre en charge les calculs des réseaux neuronaux profonds. Leur puce à 64 cœurs, présentée dans un article en Électronique naturellea jusqu’à présent atteint des résultats très prometteurs, conservant la précision des algorithmes d’apprentissage profond, tout en réduisant les temps de calcul et la consommation d’énergie.

« Nous étudions comment utiliser les dispositifs à mémoire à changement de phase (PCM) pour l’informatique depuis plus de 7 ans, à partir du moment où nous avons montré pour la première fois comment implémenter des fonctions neuronales avec des dispositifs PCM individuels », Manuel Le Gallo, l’un des auteurs de le journal, a déclaré à Tech Xplore.

« Depuis lors, nous avons montré que de nombreuses applications pourraient bénéficier de l’utilisation de dispositifs PCM comme éléments de calcul, telles que le calcul scientifique et l’inférence de réseaux neuronaux profonds, pour lesquelles nous avons démontré peu ou pas de perte de précision dans les implémentations matérielles/logicielles utilisant des prototypes de puces PCM. Avec cette nouvelle puce, nous voulions faire un pas en avant vers une puce d’accélération d’inférence d’IA analogique de bout en bout.

Pour créer leur nouvelle puce informatique en mémoire, Le Gallo et ses collègues ont combiné des cœurs PCM avec des processeurs informatiques numériques, connectant tous les cœurs et unités de traitement numérique via un réseau de communication numérique sur puce. Leur puce se compose de 64 cœurs analogiques basés sur PCM, chacun contenant un réseau de barres transversales de 256 x 256 de cellules unitaires synaptiques.

« Nous avons intégré des convertisseurs analogique-numérique compacts et temporels dans chaque cœur pour assurer la transition entre les mondes analogique et numérique », a expliqué Le Gallo. « Chaque cœur est également intégré à des unités de traitement numérique légères qui exécutent des fonctions d’activation neuronale d’unité linéaire rectifiée (reLU) et des opérations de mise à l’échelle. Une unité de traitement numérique globale est intégrée au milieu de la puce qui implémente un réseau de mémoire à long terme (LSTM). opérations. »

Une caractéristique unique de la puce de l’équipe est que les cœurs de mémoire qu’elle contient et son unité de traitement globale sont connectés via un réseau de communication numérique. Cela lui permet d’effectuer tous les calculs associés aux couches individuelles d’un réseau neuronal sur puce, réduisant ainsi considérablement les temps de calcul et la consommation d’énergie.

Pour évaluer leur puce, Le Gallo et ses collègues ont mené une étude très complète, exécutant des algorithmes d’apprentissage profond sur leur puce et testant ses performances. Les résultats de leur évaluation étaient extrêmement prometteurs, car lorsqu’ils étaient exécutés sur la puce et testés sur l’ensemble de données d’images CIFAR-10, les réseaux neuronaux profonds entraînés pour accomplir des tâches de reconnaissance d’images ont atteint une précision remarquable de 92,81 %.

« Nous pensons qu’il s’agit du plus haut niveau de précision parmi toutes les puces actuellement signalées utilisant une technologie similaire », a déclaré Le Gallo. « Dans cet article, nous avons également montré comment nous pouvons combiner de manière transparente l’informatique analogique en mémoire avec plusieurs unités de traitement numérique et un tissu de communication numérique. Le débit mesuré par zone pour des multiplications matricielles d’entrée-sortie de 8 bits de 400 GOPS/mm² de la puce est plus de 15 fois supérieure à celle des précédentes puces informatiques multicœurs en mémoire basées sur une mémoire résistive, tout en atteignant une efficacité énergétique comparable.

Les travaux récents d’IBM Research Europe constituent une nouvelle étape vers le développement de puces AIMC capables de répondre aux besoins et aux exigences des algorithmes d’apprentissage profond. À l’avenir, la conception introduite par Le Gallo et ses collègues pourrait être encore mise à jour pour permettre des performances encore meilleures.

« En utilisant notre apprentissage de cette puce et d’une autre puce à 34 tuiles présentée au VLSI en 2021, nous avons conçu une architecture d’accélérateur d’inférence d’IA analogique de bout en bout qui a été publiée plus tôt cette année dans IEEE Transactions on VLSI Systems », Le Gallo a ajouté. « Notre vision combine de nombreuses tuiles informatiques analogiques en mémoire avec un mélange de cœurs de calcul numériques à usage spécial connectés à un maillage 2D massivement parallèle. En conjonction avec une formation sophistiquée axée sur le matériel que nous avons développée ces dernières années, nous nous attendons à ce que ces des accélérateurs pour fournir des précisions de réseau neuronal équivalentes aux logiciels sur une grande variété de modèles dans les années à venir.